Xipset

De castillowiki
Saltar a: navegación, buscar

Les plaques base per a PC tenen Xipset. De fet es pot afirmar que el xipset és la placa base. Per tant, dos plaques base amb el mateix xipset ofereixen el mateix rendiment.

Depenguent el model, contenen el FSB, controladors de memòria, de bus, d'entrada eixida o la GPU. Per tant, dictamina el tipus de processador, RAM i altres expansions.

Evolució dels xipsets

Quant IBM va fer les primeres plaques base per a PC, utilitzava xips separats per a distintes funcionalitats: Processador, coprocessador, rellotge, controlador de bus, controlador d'interrupcions, DMA...

En 1986, Chips and Technologies va introduir el 82C206, el primer xipset en tindre la major part dels xips de la placa base. Açò suposa una revolució, ja que simplificar el disseny de la placa base i redueix els costos. Altres companyies van imitar aquesta idea. No obstant, a partir de 1994 el fabricant majoritari de xipsets era el propi Intel, encara que ATI, NVIDIA, VIA o SiS van fabricar xipsets per a plaques amb processador Intel durant els primers any del 2000.

A partir de 2009 aproximadament, AMD va fabricar sols els xipsets per als seus processadors, VIA es va dedicar a plaques encastades, SiS es va dedicar a coses multimedia i NVIDIA no va ser capaç de donar suport a les noves i canviants especificacions que Intel donava en els seus processadors Core.

Actualment, per a plaques AMD, podem tindre xipsets AMD o NVIDIA i per a Intel sols xipsets Intel.

Xipsets Intel

Intel ho va tindre més fàcil que altres empreses per a dominar el mercat dels xipsets. Com que dominava el dels processadors per a PC, podia traure abans que els altres xipsets compatibles i plaques senceres.

Xipset Processadors Detalls
420xx P4 (486)
430xx Pentium Memòria EDO
440xx Pentium Pro II i III AGP, SDRAM
450xx Pentium Pro II i III SDRAM
8xx Pentium II, III, 4 AGP DDR, gràfics integrats
9xx Pentium 4 i D, Core 2 PCI-E DDR2
3x Core 2 PCI-E DDR2 i DDR3
4x Core 2 PCI-E 2.X DDR2 i DDR3
5x Primera Generació Core iX PCI-E 2.X
6x Segona Generació Core iX SATA 6Gbs, DMI 2.0
7x Tercera Generació Core iX PCI-E 3.x
8x Quarta Generació Core iX Més PCI-E i SATA 6Gbs
9x Cinquena Generació Core iX M.2
1xx Sisena Generació Core iX DMI 3.0
2xx Setena Generació Core iX

Els xipsets poden estar subdividits en el xipset de northbirdge i del southbridge. Els xipsets de les series 400 tenien els dos, els de les 800, 900 3x,4x i 5x s'anomenava Hub i a partir de la 6x en un sol xip.

Arquitectures

North/Southbidge

Es tracta de l'arquitectura tradicional on la part nord s'encarrega dels components ràpids (AGP, PCI) i la sud dels lents (IDE i altres). El southbridge també compta amb el Super I/O chip que connecta els perifèrics, abans era un tercer xip i al final va estar integrat en el southbridge.

La connexió entre el pont sud i el nord es fa en PCI. Això provoca un problema de coll de botella en la transferència del sud al nord.

Hub

En 1999, amb el xipset 810 Intel va començar a canviar l'arquitectura a l'anomenada Hub. Ara el northbridge s'anomena Memory Controller Hub o MCH o IOH i el southbridge s'anomena I/O Controller Hub (ICH). Si amés, inclou els gràfics integrats el MCH es diu GMCH. En compte de connectar el MCH i el ICH amb el bus PCI es connecta a un bus dedicat al doble de velocitat (266MB/s.). Aquests canvis ofereixen millores:

  • Més velocitat: El Accelerated Hub Arquitecture o AHA és més ràpid que el PCI i en els nous, s'anomena DMI (Direct media Interface) i és encara més ràpid.
  • Redueix la càrrega del PCI: Al ser independent, no li furta ample de banda per al xipset o el Super I/O o altres dispositius connectats al PCI.
  • Redureix el cables de la placa: AHA té 8 cables i DMI té 4. PCI, per comparació té 64. Al tindre menys cables es simplifica el disseny i eviten les interferències electromagnètiques.
  • Al tindre connexió directa amb la RAM, la controladora gràfica pot comunicar-se a 800MB/s. Més que l'AGP de l'época, però menys que la memòria dedicada de les targetes gràfiques.

Ha quedat obsolet, pero altres companyies van implementar les seues versions de la mateixa idea. Com, per exemple, el V-Link de VIA, el MuTIOL de SiS o el A-Link de ATI.

A partir dels xipsets 9xx, Intel va millorar el AHA per el DMI a 1GBs en cada direcció.


HyperTransport

Per la seua banda, AMD, també va traure la seua propia connexió entre el North i el southbridge. En els sockets AM3+ i anteriors utilitza el Hypertransport i en les APU el Unified Media Interface UMI. Utilitza un o més links DDR de 16 bits.

La versió 3.1 arriba als 51.2Gbps.

Platform Controller Hub

En la serie 5x (any 2009) de Intel van canviar sustancialment l'arquitectura Hub. Van colocar el controlador de memòria al processador directament, no al xipset. Aquesta idea ja l'estava aplicant AMD en els Athlon64 en 2003.

Amb el controlador de memòria en el microprocessador, el pont nord es queda sols per als PCI-E i el controlador gràfic en cas de tindre. Ara l'anomena IOH

El Bus entre el processador i el xipset passa a ser el QPI des de 25.6Gbps.

El bus entre el IOH i el antic pont sud o ICH va per el DMI de 2Gbps.

En els sockets LGA1156 el canvi és major, ja que integra també el PCI-E en el processador i passa de IOH a PCH.

És més, els xipsets H55, H57 o Q57 permeten que el processador tinga la GPU dins del encapsulat i suporten la FDI o Flexible Display Interface. Aquesta envia el vídeo al PCH i aquest conté la interficie física.